خدمات ساختماني و مصالح ساختماني سبك

بهينه‌سازي توان
از ويكي‌پديا، دانشنامهٔ آزاد
    اين مقاله نيازمند ويكي‌سازي است. لطفاً با توجه به راهنماي ويرايش و شيوه‌نامه، محتواي آن را بهبود بخشيد.

بهينه‌سازي توان اشاره دارد به استفاده از ابزارهاي اتوماسيون طراحي الكترونيك براي بهينه كردن (كاهش) مصرف توان يك طراحي ديجيتال، ضمن حفظ كارايي.

محتويات

    ۱ مقدمه و تاريخچه
    ۲ تحليل توان مدارهاي CMOS
    ۳ بهينه‌سازي توان سطح مدار
    ۴ استنتاج منطقي براي توان پايين
    ۵ پشتيباني با توجه به توان EDA
    ۶ منابع

مقدمه و تاريخچه

سرعت و پيچيدگي فزاينده طراحي‌هاي امروز افزايش قابل توجهي در مصرف توان چيپ‌هاي مجتمع مقياس خيلي بزرگ (VLSI) را ايجاب مي‌كند. براي پرداختن به اين چالش، محققان تكنيك‌هاي طراحي بسيار متفاوتي ارائه كرده‌اند تا توان را كاهش دهند. پيچيدگي آي سي‌هاي امروزي، با بيش از ۱۰۰ ميليون ترانزيستور، با سنجش زمان بيش از ۱ گيگاهرتز، به معني اين است كه بهينه‌سازي دستي توان بطور ناميد كننده‌اي آهسته و با احتمال زياد وقوع خطا مي‌باشد. ابزارهاي طراحي با كمك كامپيوتر (CAD) و متدلوژيها الزامي هستند.

يكي از ويژگي‌هاي كليدي اي كه منجر به موفقيت تكنولوژي نيمرساناي اكسيد فلزي مكمل، يا CMOS، شد مصرف توان كم ذاتي آن بود. به اين معني كه طراحان مدار و ابزارهاي اتوماسيون طراحي الكترونيك (EDA) مي‌توانند روي بيشينه ساختن عملكرد مدار و كمينه نمودن فضاي مدار تمركز كنند. يكي ديگر از ويژگي‌هاي جالب تكنولوژي CMOS خواص مقياس گذاري مطلوب آن است كه اجازه يك كاهش ثابت در اندازه ويژگي را مي‌دهد (رجوع كنيد به قانون مور)، كه كار كردن با فركانس ساعت بيشتر را براي سيستم‌هاي بسيار پيچيده‌تر روي تنها يك چيپ مقدور مي‌سازد. نگراني مصرف توان با پيدايش اولين سيستم‌هاي الكترونيكي قابل حمل در اواخر دهه ۱۹۸۰ پا به عرصه گذاشت. در اين بازار عمر باتري يك عامل قطعي براي موفقيت تجاري محصول مي‌باشد. يك واقعيت ديگر كه تقريباً در همان زمان آشكار شد اين بود كه اجتماع فزاينده عوامل فعال بيشتر در هر ناحيه die منجر به مصرف انرژي زياد يك مدار مجتمع به طور جلوگيري كننده مي‌شود. يك سطح قطعي بالاي توان نه تنها به دلايل اقتصادي و محيطي نا مطلوب است بلكه مشكل اتلاف گرما را نيز بوجود مي‌آورد. به منظور اين كه دستگاه تحت ميزان دماي قابل قبولي در حال كار كردن نگاه داشته شود، گرماي زياد ممكن است مستلزم سيستم‌هاي رفع گرماي گران‌قيمت باشد.

اين عوامل در افزايش توان به عنوان يك پارامتر مهم طراحي به ميزان برابر با عملكرد و اندازهdie شركت داشته‌اند. در واقع مصرف توان به عنوان يك عامل محدود كننده در ادامه مقياس گذاري فناوري CMOS انگاشته مي‌شود. براي پاسخ به اين چالش تقريباً در دهه اخير، تحقيق فشرده در توسعه ابزارهاي طراحي به كمك كامپيوتر (CAD) گنجانده شده كه اشاره به مسئله بهينه‌سازي توان دارد. تلاش‌هاي ابتدايي به مدار و ابزارهاي سطح منطق معطوف شده بودند زيرا در اين سطح ابزارهاي CAD كامل تر بوده و توانايي مانور بهتري در اين زمينه‌ها وجود داشته‌است. امروز بيشتر تحقيق حول ابزارهاي CAD، سيستم يا بهينه‌سازي سطح معماري را هدف قرار مي‌دهد كه بطور بالقوه اثر كلي بيشتري با توجه به وسعت عملكرد آنها دارند.

به اضافه ابزارهاي بهينه‌سازي، تكنيك‌هاي كارامد براي تخمين توان لازم است، هر دو به عنوان يك نشانگر مستقل كه مصرف مدار با برخي مقادير هدف مواجه مي‌شود و به عنوان يك نشانگر وابسته مزيت‌هاي توان گزينه‌هاي متفاوت طي جستجوي فضاي طراحي.
تحليل توان مدارهاي CMOS

مصرف توان مدارهاي CMOS ديجيتال كلاً بر حسب سه مولفه در نظر گرفته مي‌شوند:

    مولفه توان پويا، مرتبط با پر و خالي شدن خازن در خروجي درگاه.
    مولفه توان اتصال كوتاه. در هنگام انتقال خط ورودي از يك سطح ولتاژ به ديگري، مدت زماني وجود دارد كه هر دو انتقال PMOS و NMOS در حال اجرا هستند، كه در نتيجه باعث ايجاد يك مسير از VDD به زمين مي‌شود.
    مولفه توان ايستا، به علت نشت، كه حتي وقتي مدار به برق وصل نيست وجود دارد. اين، بطور پي در پي، تشكيل شده از دو جزء- درگاه به نشت منبع، كه اغلب با تونل زدن، مستقيماً از طريق عايق درگاه نشت مي‌كند، و نشت تخليه منبع كه هم به تونل زدن و هم به رسانش زير آستانه‌اي نسبت داده شده‌است. سهم جزء توان ايستا نسبت به عدد توان كل در عصر طراحي زير ريزسنج‌هاي عميق(DSM) حاضر بسيار سريع در حال رشد است.

توان مي‌تواند در سطوح بالاتر جزئيات تخمين زده شود. سطوح انتزاعي بالاتر سريعتر بوده و قابليت كار با مدارهاي بزرگتر را داراست، ولي دقت كمتري دارد. سطوح اصلي عبارتند از:

    تخمين توان سطح مدار، با استفاده از يك شبيه‌ساز مدار مانند اسپايس (SPICE)
    تخمين توان ايستا از مسيرهاي ورودي استفاده نمي‌كند، ولي از ارقام ورودي استفاده مي‌نمايد. مشابه با تحليل زمان ايستا.
    تخمين توان سطح منطق، معمولاً پيوند يافته به شبيه‌سازي منطق.
    تحليل در سطح ثبت-انتقال. سريع و با ظرفيت بلا اما نه با دقت كافي.

بهينه‌سازي توان سطح مدار

تكنيك‌هاي متفاوت بسياري استفاده مي‌شوند تا مصرف توان در سطح مدار را كاهش دهند. برخي از موارد اصلي آنها عبارتند از:

    اندازه‌گيري ترانزيستور: تنظيم اندازه هر درگاه يا ترانزيستور براي حداقل توان.
    مقياس گذاري ولتاژ: منابع ضعيف تر ولتاژ توان كمتري مصرف مي‌كنند ولي آهسته‌تر كار مي‌كنند.
    مناطق جداي ولتاژ: قطعات مختلف مي‌توانند تحت ولتاژهاي متفاوتي، با ذخيره توان، كار كنند. اين تمرين طراحي ممكن است زماني كه دو قطعه با منابع ولتاژ مختلف با يكديگر ارتباط برقرار مي‌كنند، احتياج به استفاده از تعويض كننده‌هاي سطح داشته باشد.
    متغير VDD: ولتاژ براي يك قطعه مي‌تواند طي عمليات تغيير كند - ولتاژ بالا (و توان بالا) وقتي كه قطعه نياز دارد تا سريع كار كند، ولتاژ پايين زماني كه عمليات با سرعت پائين قابل قبول است. ولتاژهاي آستانه‌اي چندگانه: فرايندهاي مدرن مي‌توانند ترانزيستورها را با آستانه‌هاي مختلف بسازند. توان مي‌تواند با استفاده از تركيبي از ترانزيستورهاي CMOS با دو يا چند ولتاژ آستانه متفاوت ذخيره شود. در ساده‌ترين حالت دو آستانه متفاوت وجود دارد، كه معمولاً ولتاژ آستانه بالا(High-Vt) و ولتاژ آستانه پايين(Low-Vt) خوانده مي‌شوند، كه Vt به جاي ولتاژ آستانه قرار مي‌گيرد. ترانزيستورهاي آستانه بالا آهسته‌تر ولي با نشت كمتر مي‌باشند، و مي‌توانند در مدارهاي غير حساس استفاده شوند.
    درگاه گذاري توان: اين تكنيك از ترانزيستورهاي سليپ با ولتاژ آستانه بالا كه يك قطعه مدار را زماني كه قطعه وصل نيست قطع مي‌كنند، استفاده مي‌كند. اندازه‌گيري ترانزيستور سليپ يك پارامتر مهم طراحي است. اين تكنيك، كه با نام MTCMOS، يا CMOS چند آستانه‌اي نيز شناخته مي‌شود توان stand-by يا نشت را كاهش داده، و همچنين ارزيابي iddq را مقدور مي‌سازند.
    ترانزيستورهاي با كانال طولاني: ترانزيستورهاي با حداقل طول بيشتر نشت كمتري دارند، اما بزرگتر و كندتر اند.
    حالت‌هاي پشته سازي و توقف: درگاه‌هاي منطقي ممكن است طي حالت‌هاي ورودي معادل بطور متفاوت نشت كنند (مثلاً ۱۰ در درگاه نند، كه مخالف ۰۱ است). ماشين‌هاي حالت ممكن است در حالت‌هاي معيني نشت كمتري داشته باشند.
    سبك‌هاي منطق: منطق ايستا و پويا، براي مثال، مبادله‌هاي سرعت/توان مختلفي دارند.

استنتاج منطقي براي توان پايين

استنتاج منطقي مي‌تواند به روش‌هاي گوناگوني نيز بهينه شود تا مصرف توان را تحت كنترل نگاه دارد. جزئيات مرهعل زير مي‌تواند اثر مهمي رويه بهينه‌سازي توان داشته باشد:

    درگاه گذاري ساعت
    فاكتورگيري منطقي
    بهينه‌سازي بي‌اهميت
    تعادل مسير
    تكنولوژي نقشه‌برداري
    رمز گذاري حالت
    تجزيه ماشين حالت كراندار
    دوباره زمان‌بندي كردن

پشتيباني با توجه به توان EDA

فرمت‌هاي فايلي وجود دارند كه مي‌توانند جهت نوشتن فايل‌هاي طراحي كه هدف توان و پياده‌سازي يك طراحي را مشخص مي‌كنند، استفاده شوند. اطلاعات در اين فايل‌ها ابزارهاي EDA را قادر مي‌سازند تا بطور خودكار ويژگي‌هاي كنترل توان را درج كند و مطابقت نتيجه با هدف را بيازمايد. IEEE DASC منزلگاهي براي توسعه اين فرمت در قالب كار گروه IEEE P۱۸۰۱ فراهم مي‌سازد. در طول سال ۲۰۰۶ و دو ماه اول ۲۰۰۷ هر دوي فرمت توان يكپارچه و فرمت توان معمول توسعه داده شدند تا ابزارهاي گوناگون را پشتيباني كنند. كار گروه‌هاي IEEE P۱۸۰۱ با هدف ايجاد همگرايي اين دو استاندارد فعاليت مي‌كند.
منابع

    كتاب راهنماي اتوماسيون طراحي الكترونيك براي مدارهاي مجتمع، توسط Lavagno, Martin، و Scheffer، شابك ۰-۸۴۹۳-۳۰۹۶-۳ بررسي در زمينه‌اي كه خلاصه فوق، با مجوز، از آن برگرفته شده.
    مدارهاي مجتمع ديجيتال، چاپ دوم [۱]، Jan M. Rabaey, Anantha Chandrakasan و Borivoje Nikolic، شابك ۰-۱۳-۰۹۰۹۹۶-۳، انتشارات: Prentice Hall

منابع: ويكي پديا و talagostar . com